高温高湿条件下におけるはんだウィスカの成長機構

野津 敬 古志益雄 山本浩司 増田純也 西村哲郎

株式会社日本スペリア社

J. Japan Inst. Metals, Vol. 74, No. 8 (2010), pp. 485–492 $\ensuremath{\mathbb{C}}$ 2010 The Japan Institute of Metals

The Effects of the Soldering Process on Whisker Growth on Solder Alloys under the Conditions of High Temperature and High Humidity

Takashi Nozu, Masuo Koshi, Hiroshi Yamamoto, Junya Masuda and Tetsuro Nishimura

Nihon Superior Co., Ltd., Suita 564-0063

Corrosion is recognized as one of the potential drivers of whisker growth in regards to high-tin alloys. In this study, the growth of whiskers was observed for a period of 5000 hours on Sn3.0Ag0.5Cu (SAC305) as a function of soldering method under the environmental conditions of high temperature and humidity of $85^{\circ}C/85\%$ RH, $60^{\circ}C/90\%$ RH, and $40^{\circ}C/95\%$ RH. The soldering methods used were dip soldering, hand soldering with flux-cored wire, and reflow soldering with solder paste with all of the methods using commercially available flux formulations. The test pieces were examined at regular intervals for the onset of whisker growth, whisker density and maximum whisker length. In addition, samples were taken periodically for the measurement with the extent of corrosion and correlations between corrosion and whisker growth being explored.

Findings presented in this paper can be summarized as follows:

(1) Whiskers occurs at 85°C/85%RH and the growth rate, is two to four times greater than that at $60^{\circ}C/90$ %RH and approximately ten times greater than that at $40^{\circ}C/95$ %RH;

(2) There is a positive correlation between whisker density and maximum whisker length;

(3) For the dip soldering, a positive correlation between the average percentage of the corroded cross – sectioned region and the maximum whisker length suggests that corrosion is a driving force of whisker growth;

(4) Different soldering methods resulted in varying degrees of copper erosion along with different distribution of flux residues, and subsequently different rates and locations of corrosion.

It is concluded from these observations that the soldering method as well as the type of flux gives significant influence on the subsequent corrosion when exposed to high temperature and humidity conditions. Consequently, this also gives extensive effects on the onset time of whisker appearance and maximum whisker length.

(Received October 14, 2009; Accepted April 14, 2010)

Keywords: whisker growth, lead-free solder, soldering method, dip soldering, high temperature humidity test, solder corrosion

1. 緒 言

高温高湿条件下でのウィスカは結晶方位解析などから腐食 による Sn の再結晶が原因であると推定され1),はんだ付さ れた導体のショルダー部で発生した腐食に基づく発生メカニ ズムが報告されている²⁾. Su らは銅箔が露出しているはん だ界面近傍が腐食の起点であることから、Cu と Sn のガル バニックセル形成を腐食の主要因として捕らえている3).ま た,Snの腐食生成物であるSnO2の体積膨張が内部応力発 生の主要因とする,西村4)の報告もある.種々のPbフリー はんだ合金が高温高湿条件下で試験され、ウィスカ抑制効果 などが検討比較されている^{5,6)}.しかしながら、同じはんだ 合金であっても、フラックスや温度などはんだ付条件が異な れば、結果が大きく変わる場合があり7)、単一の実験条件か ら比較結果を導き出すのは難しい. そこでここでは、特には んだ付工法に着目し、工法の違いがウィスカ発生に及ぼす影 響について検討した.さらに腐食率との関係について調査 し、環境試験条件による促進加速性についても比較検討し

た. その結果について報告する.

2. 実験方法

使用したはんだ材料, 基板および実験条件を Table 1 に示 した.また,はんだ付の方法について, Fig. 1 に模式図を示 した.

2.1 ディップはんだ付(静止ディップ)

Sn3.0Ag0.5Cu(SAC305)はんだを入れた小型はんだ槽の 温度を 250°C に設定して溶融状態を保った. Table 1 に示し た基板に液状ポストフラックス A または B を塗布した後, Fig. 1(a)に示すとおり, 垂直にディップしてはんだ付し た. ディップ時間は 5 秒とした.

2.2 こて付

はんだごてのこて先温度を 300℃ に設定し, Fig. 1(b)に 示すとおり, SAC305 やに入りはんだ C または D を用い て, 導体の長手方向に沿って流しはんだ付(はんだごての先

		1					
Methods	Dip soldering	Hand soldering	Reflow soldering				
Solder alloy	Sn-3.0Ag-0.5Cu (SAC305)						
Fluxes (Halide activated)	Liquid fluxes A, B Wire core fluxes C, D Solder paste flux mediums						
Test boards	Bare copper interdigitated comb pattern (Line spacing: 0.15 mm, 0.3 mm, Thickness: 35 μm, Number: 25, Test pattern dimensions: 15 mm×20 mm)						
Test boards			20mm 15mm 0.05 8 • • • •				
Soldering process parameters	Soldering temp.: 250°C, Contact time: 5 s	Soldering tool tip temp.: 300°C. Traces soldered consecutively	Linear profile Ramp rate 1.5°C/s, Peak temp. 240°C Time above 227°C Liquidus: 50 s				
Inspection times	(40°C/95%RH, 60°C/90%RH)500, 1000, 2000, 3000, 5000 h (85°C/85%RH) 500, 1000, 2000, 3000 h						
Observations recorded	 Maximum whisker length at the time of inspection Fraction of cross-sectional area of solder that had corroded at 1000, 2000, 3000 h 						
Measurement methods	1. Whisker length: Metaloscope, Olympus BX51–N34MD×200 2. Solder corrosion: SEM Edge of traces: ×2300, Top of traces: ×200						

Table 1 Test boards and test conditions	Table 1	Test	boards and	test	conditions
---	---------	------	------------	------	------------



3. Reflow soldering

Fig. 1 Schematic diagram of soldering methods, (a) dip soldering, (b) hand soldering, and (c) reflow soldering.

を導体から離さないように水平に動かして,フラックスとは んだを広げながら導体に沿ってはんだ付する方法)を行った.

2.3 リフローはんだ付

専用のメタルマスクを Fig. 1(c)に示すように基板に重ね 合わせ, SAC305 ソルダーペースト E または F を手刷りに より印刷し,リフロー炉で Table 1 の条件ではんだ付を行っ た.

2.4 環境試験

環境条件としては、電子情報技術産業協会(JEITA)がは

んだウィスカの試験法として推奨している(55±3)℃/(85± 3)%RHの条件⁸⁾の上限と、同じく JEITA によるウィスカ 防止技術開発プロジェクトの目標である「85℃/85%RH 保 持で1000時間まで50 µm 以下に Sn ウィスカ発生を抑制⁹⁾」 から、それぞれ 60℃/90%RH, 85℃/85%RH の環境条件を 用いることとした.また、40℃/95%RH は、85℃/85%RH と同様に JIS のはんだの信頼性試験¹⁰⁾などに用いられる条件 で、はんだ付された電子機器等の実使用環境に近いと考えら れたので用いた.絶対湿度は 85℃/85%RH, 60℃/90%RH, 40℃/95%RH でそれぞれ、ほぼ 6.1:2.4:1.0 の関係にあ り、湿度と温度による影響が相乗的に作用するものと思われ る.

はんだ付した基板をそれぞれ 85℃/85%RH, 60℃/90% RH, 40℃/95%RH に設定した恒温恒湿槽に投入し, 試験開 始後 500, 1000, 2000, 3000, 5000 時間毎に取り出し, ウィス カ観察に供した. 試験中はいずれも通電なしとした.

2.5 ウィスカの観察

Table 1 に示す金属顕微鏡を用いて垂直方向から基板を観察,ウィスカが検出された場合はその位置と長さを記録した.長さは平面投影長とし,屈曲している場合はそれぞれの屈曲部位の長さを測定し,合算した.

2.6 ウィスカ発生率の測定

Fig. 2(a)~(c)に示すように,導体の重ね代に24行40列 のマトリックスを仮想的に描き,各マトリックス中に1本 でもウィスカが検出されればカウント1とし,1マス中に何 本ウィスカを検出してもカウントは1とした.マス目は24 行×40列=960マスある.基板上には導体間隔0.15 mmと 0.30 mmの2種のくし形電極があるので,1枚の基板上のマ ス目は合計960マス×2=1920マスとなる.よって,例え ばウィスカ検出1マス(カウント1)の場合は,ウィスカ発生 率=1マス/1920マス=0.05%と計算される.



Fig. 2 Measurement of whisker density (a) virtual matrix of 24 lines \times 40 rows, (b) the virtual matrix on test board, (c) closed up corners of test board.

2.7 腐食率の測定

ウィスカ観察用とは別に準備して環境試験にかけた基板 を,導体に対して垂直方向に切断し樹脂埋め研磨した.金属 顕微鏡および X 線分析装置付電子顕微鏡(SEM-EDX)を用 いて,断面を観察,分析することにより導体側面の腐食部位 を特定した.

Fig. 3(a)に断面の金属顕微鏡像の一例を示す. やや解像 度が低いが、銅箔の側面に紡錘形のはんだが存在しているの がわかる.はんだと銅箔は金属光沢を放っていたが、紡錘形 のはんだの上下端部に黒色の部分が見えた. Fig. 3(b)は同 じ視野の SEM 像である. 十字で示した各ポイントを EDX により半定量分析した.結果を Table 2 に示し,表の右列に は推定される構造を示した.分析結果から,Fig.3(c)中に 示すAの領域(分析ポイント3)ははんだで、Bの領域(分析 ポイント4,5,6)は酸化スズと同定され、この部分を腐食部 と考えた. Bには色の濃い部分と薄い部分が認められ(それ ぞれ分析ポイント 5,6),組成には大差がないが、色の濃い 部分では表面粗度が大きくなっていた. 銅箔とはんだとの界 面に存在する層 C(分析ポイント 2)は Cu と Sn の金属間化 合物(IMC)であり、その元素組成比からCu₆Sn₅と推定され る. D(分析ポイント7)の微小粒の主成分は Sn と Ag であ り、これも Ag₃Sn 等の IMC であると考えられた. このよう な EDX 分析を都度行い、はんだの全面積から IMC を除い

Table 2 $\,$ EDX analytical result for each point indicated on the SEM image of Fig. 2 (b), mol%.

Analytical points		Estimated				
	Sn	Cu	Ag	0	С	structure
1	0.2	79.3	0.1	0.9	19.6	Cu
2	33.5	42.4	0.8	4.9	18.4	Cu_6Sn_5
3	71.9	1.4	1.8	5.3	19.7	Sn
4	25.2	2.6	1.8	57.4	12.9	SnO_2
5	24.2	2.4	1.9	58.1	13.4	SnO_2
6	23.8	1.4	0.5	58.9	15.4	SnO_2
7	65.4	2.7	10.3	7.3	14.3	Ag_3Sn^*

* Stoichiometry of Sn and Ag is not 1 : 3 due to high background intensity of bulk Sn.



Fig. 3 Examples of SEM images (×2300) of solder applied by dip soldering with liquid flux A after 1000 h of exposure to the condition of 85°C/85%RH.
(a) An image by optical microscope ×200, (b) An image by SEM ×2300, and (c) Identified composition domains, A, B, C and D by EDX.

た面積と腐食部分の面積を求め、下式により腐食率を計算した.

はんだの腐食率=腐食面積/(はんだの全面積-IMC の面積) この計測を1条件当たり10本の導体について行った.

3. 結果と考察

3.1 ウィスカの発生時間

ポストフラックス A を塗布後ディップはんだ付した基板 の 85℃/85% RH, 3000 時間後の SEM 観察例を Fig. 4 に示 す. Fig. 4 において,ウィスカは導体の側面と上面から発生 しており,直線状のウィスカの他,ノジュールも多数観察された.ウィスカの観察結果をTable 3 に示す.表中の数値は各観察時間に検出されたウィスカの最大長(µm)である.また,数値に(T)の表記があるものは,ウイスカが上面から発生したことを示している.この表から,環境試験条件による違い,はんだ付工法による違い,フラックスによる違いが比較できる.まず,環境試験条件については,85℃/85%RHで,早いものは500hでウィスカが発生しているのに対し,60℃/90%RHでは1000hまでウィスカが検出されなかった.さらに,40℃/95%RHの条件では,5000hを経過してもウィスカは全く検出されなかった.次にはんだ付工法につ



Fig. 4 SEM image of whiskers on solder applied by dip soldering with liquid flux A, after exposure $85^{\circ}C/85^{\circ}$ RH for 3000 h, (a) \times 500, (b) \times 1000, and (c) schematic representation of cross–section of soldered trace.

	Test condition	Soldering method	Flux	500 h	1000 h	2000 h	3000 h	5000 h
		Din	А	0	6	52	87	_
		Dīp	В	43	57	114	220(T)	_
	25°C /25 0∕ DU	Hand	С	0	0	14	100(T)	—
	85 C/85/0KH	nallu	D	0	0	0	115(T)	—
		Deflow	Е	0	0	0	413(T)	—
		Kellow	F	0	0	20(T)	373(T)	—
	60°C/90%RH	Dip	А	0	0	0	23	71
			В	0	0	14	32	63
Maximum length, μ m		Hand	С	0	0	0	0	53
			D	0	0	0	124	143
		Reflow	Е	0	0	55	71	71
			F	0	0	15	37	167
		Din	А	0	0	0	0	0
		Dip	В	0	0	0	0	0
	40°C/05%PU	Uand	С	0	0	0	0	0
	40 C/90%KH Hand	IIanu	D	0	0	0	0	0
		Reflow	Е	0	0	0	0	0
	Reflow	F	0	0	0	0	0	

Table 3 Maximum whisker length at fixed inspection times.

(T) indicates the whisker of maximum length occurred on the top surface of the trace rather than the edge.

いては、ディップ工法において早いものは 500 h でウィスカ が発生しているのに対し、こて付工法、リフロー工法ではい ずれも 1000 h までウィスカが検出されなかった. これらに 対し、フラックス材料による差は比較的小さいことがわか る. これは、ここで用いたフラックスがいずれもハロゲン含 有タイプであり、活性力に大きな差がないためと思われる. よって、これ以後は環境条件の違いによる促進加速性と、は んだ付工法とウィスカ発生の関係について考察する.

3.2 環境条件によるウィスカ発生の加速性

3 つの環境条件におけるウィスカの発生開始時間を,最も 発生が早かったディップ工法について比較すると,85℃/ 85%RH に対し,60℃/90%RH が 2~4 倍,40℃/95%RH では 10 倍以上長いことがわかった.

3.3 ウィスカの最大長と発生率

Table 3 では各試験時間におけるウィスカの最大長を示し たが,2.6 に示す方法によりウィスカの発生率(ウィスカの 発生頻度)も計測している.Fig.5 にウィスカ最大長とウィ スカ発生率との関係を示す.両者はほぼ正の相関を有してお り,合金種が同じであれば,ウィスカが長いものは発生率も 高いことがわかる.

3.4 腐食とウィスカの関係

緒言で述べた通り,はんだウィスカの発生は,腐食により 酸化スズが生成しはんだ中の内部応力を高めた結果,スズの 再結晶化が起こるのが原因といわれているが^{1,7)},そのメカ



Fig. 5 Maximum whisker length until 3000 h as a function of population density on the edge of soldered traces.



Fig. 6 Maximum whisker length on the edges of copper traces dip soldered with flux A as a function of extent of solder corrosion after 1000 h.

ニズムを確認するため、腐食率とウィスカとの関係について 検討した.ここでは、2.7に示す方法に従って各試験時間で の腐食率を求めた. Fig. 6 に, ディップ工法における平均腐 食率とウィスカの最大長との関係を示す.環境試験条件によ って不連続点はあるものの、両者はほぼ比例しており、はん だの腐食が、ウィスカの発生・成長に寄与していることが裏 付けられた. さらに, Fig. 7 には最大腐食率とウィスカ最大 長との関係を示した.ここで,最大腐食率とは計測している 10 箇所の導体の腐食率の中で最も高いものをいう. この図 から、はんだの最大腐食率が80%を超えるとウィスカが発 生し、腐食率の増加とともに成長していることがわかった. これまでも、高温高湿下でのはんだウィスカは発生までに潜 伏期間があるとの報告があった5)が、ここでは、腐食率との 関係がより明確になった. このことから、はんだウィスカに ついて,直接観察を行わなくても,はんだの腐食状態を調べ ることによって、ウィスカの発生時期などがある程度予測可 能といえる.ただし、はんだ合金やフラックス材料及びはん だ付状態などによって相関関係を検討する必要がある.

3.5 はんだ付工法の違いによるはんだの腐食への影響

ここで実験した3つのはんだ付工法は、それぞれ、銅食われやフラックス残渣量などに違いがある.

3.5.1 ショルダー部の銅食われ

Table 4 に、3 つのはんだ付工法により得られた銅箔側面 の断面 SEM 写真を示した.特に、銅箔のショルダー部分 (破線で囲った部分)に注目すると、ディップ工法では銅食わ れのため、銅箔の露出が大きいことがわかる.Table 5 で、 ディップ工法における銅食われの様子をさらに詳しく検証し た.ここでは、ディップ時間を 2 秒と 5 秒として比較した ところ、銅食われに大きな差が認められた.さらに、噴流デ ィップ槽を用いてはんだ付を行ったところ、浸食がさらに大 きく、銅箔が大きく露出した.また、EDX による Sn マッ ピングでも、ショルダー付近には Sn が検出されず、IMC 層 が存在しないか、非常に薄いことがわかる.

このような銅箔の露出による電極面積の増大は、CuとSn の異種金属による局部電池作用を加速するものと思われる.

3.5.2 フラックス残渣量

2.1 で述べた通り、ディップはんだ付ではフラックスを塗





Fig. 7 Maximum whisker length as a function of maximum percentage of solder cross-section corroded by dip soldering with flux A.

Table 4	Thickness of the i	ntermetallic layer at	the corner of traces	s as a function of	f soldering methods.
---------	--------------------	-----------------------	----------------------	--------------------	----------------------

Soldering method	Dip	Hand	Reflow
IMC on corner of trace	Very thin	Thin and variable	Thick
SEM×2300	20KV X2,300 10µm 0 50 BES	20KV X2,300 10µm 10 50 BES	20kV X2,300 10µm 10.0 865

Table 5 Thickness of the intermetallic layer on the corners of copper traces as a function of dip soldering conditions.

	SEM image × 5000	EDX element map		
	SEM Image ~ 5000	Sn	Cu	
Static dip (2 s)	20kV 26,000 Sµm 10 50 BES			
Static dip (5 s)	20kV X5,000 5µm 10 50 BES		To you Co K	
Miniwave soldering (5 s)	2011 X5,000 бµт 10 50 BES	10 - 51	10 µm Cu K	

Table 6 Distribution of flux residue as a function of soldering and examples of SEM image of solder coating cross-section.

Soldering method	Dip	Hand	Reflow
Amount of flux residue	Very little	From very little to very much (highly variable)	Very much
Example of SEM observation (×200)	20kV X200 100µm 10 50 BES	20kV X200 100µm 10 50 20Pa	20kV X200 100µm 10 50 BES

 * Arrows are pointing at where flux residue remaining.

布後、はんだ槽に基板を垂直にディップしているため、塗布 したフラックスの多くがはんだ槽に流れ落ちているものと思 われる. これに対し、こて付やリフローでは、基板上にはん だと共に供給されたフラックスの残渣量が多い. ただし,フ ラックス含有量は,こて付に用いたやに入りはんだでは約 3%であるのに対し、ソルダーペーストでは約11%と多いた め、フラックス残渣量は、リフロー>こて付>ディップの順 に多い. Table 6 に各はんだ付工法におけるフラックス残渣 量を1条件につき25本の導体の断面SEMにより比較した 結果とその観察例を示す. ここで、フラックス残渣は Fig. 4 (c)に示すような状態で存在しており、Table 6のSEM 像中 にも矢印でその位置を示した. ディップ工法ではフラックス 残渣が極めて少なく,残渣がはんだ側面にほとんど確認でき なかったのに対し,リフロー工法ではフラックス残渣が非常 に多く, 導体の頂部を含む全体が残渣で覆われていた. 一 方,こて付工法では,流しはんだを行っているためフラック スがこての動きとともに流動し、基板上にフラックスの多い 部分と少ない部分ができた.結果として,導体側面がフラッ クス残渣で覆われいる部分もあれば、ディップ工法と同様に 全く覆われていない部分もあった.

Table 7 に各はんだ付工法において得られた 85℃/85% RH, 1000 時間後の腐食の状態と平均腐食率を示す. それぞ れの断面 SEM 写真の一例を Fig. 3(b), Fig. 8(a)~(c)およ び Fig. 9 に示した. ディップ工法では Fig. 3(b)に示すよう に,腐食が側面の両端部から生じ,中央に向かって進行して いた(以後,このような腐食の進み方を局部腐食と称する). 一方,リフロー工法では,フラックス残渣がはんだ全体を覆 っているためか, Fig. 9 に示すように腐食は表層部全体に膜を張るように発生し,内奥部に向かって均一に進行した(以後,このような腐食の進み方を均一腐食と称する).ここで,表層部の膜の厚みは平均で1.06 μm であった.こて付工法の場合は,フラックス残渣が少ないところでは Fig. 8 (b)に示すように局部腐食が,多いところでは Fig. 8(a)に示すように均一腐食が見られた.Fig. 8(a)では,表層部の膜がFig. 9 よりもはっきりと認められた.ここでの膜厚は平均で0.96 μm と, Fig. 9 とほぼ同等であった.また,フラ



Fig. 9 An example of SEM image ($\times 2300$) of solder paste (with flux E) applied by reflow soldering after 1000 h of exposure to the condition of $85^{\circ}C/85^{\circ}RH$. Cross-section of conductor with large amount of flux residue.

Table 7 Solder corrosion on the edge of traces as a function of soldering method and amount of flux residue after exposure to $85^{\circ}C/85\%$ RH for 1000 h.

Soldering method		Dip	Hand	Reflow
IMC on corner of trace		None-very thin	Thin	Thick
State of corrosion	Large amount of flux residue	Uniform corrosion See Fig. 8 (a)		Uniform corrosion See Fig. 9
	Small amount of flux residue	_	Partial corrosion See Fig. 8 (b)	
	Very small amount of flux residue	Partial corrosion See Fig. 3 (b)	No corrosion See Fig. 8 (c)	_
Average percentage of solder cross-section corroded		54%	65%	99%



Fig. 8 Examples of SEM images ($\times 2,300$) of solder applied by hand soldering with (flux C) cored solder wire after 1000 h of exposure to the condition of $85^{\circ}C/85^{\circ}$ RH.

(a) Cross-section of conductor with large amount of flux residue, (b) cross-section of conductor with small amount of flux residue, and (c) cross-section of conductor with very small amount of flux.

ックス残渣が非常に少ないところでは, Fig. 8(c)のように 全く腐食していない部分も認められた.

3.6 はんだ付工法とウィスカの関係

上記 3.5 の結果から,はんだ付工法の違いは,腐食の進み 方に影響を及ぼし,結果としてウィスカの発生成長の仕方に 差が生じたものと考察される. Table 7 で,ディップ工法に 比ベリフロー工法の方が 1000 h における腐食率が高く,腐 食の進行が早いにもかかわらず, Table 3 に示すようにウィ スカの発生開始時間がディップ工法の方が短いのは,ディッ プ工法では部分腐食であるため,腐食によって生じた内部応 力がはんだ側面の中央部分に集中し⁵⁾,ウィスカがはんだの 表面から発生するのに対し,こて付工法(フラックス残渣量 の多い箇所)やリフロー工法においては,はんだ表面から均 一腐食するため,表層部の酸化物層が圧縮応力に及ぼす効果 が少ない,あるいはウィスカの発生・成長を阻害しているこ と⁴が理由としてあげられる.

フラックスがはんだを覆っている部分での腐食のメカニズ ムや、均一腐食における内部応力の作用などについては、未 だ不明確な部分も多く、今後さらなる研究が必要である.

4. 結 論

SAC305 はんだを使用し,ディップ,こて付,リフローの 各工法によりはんだ付を行った試料を高温高湿試験にかけ, 一定時間毎に観察を行った.

その結果を以下に示す.

(1) 環境試験条件による違いとして、ウィスカ発生開始時間は、85℃/85%RH(~500時間)に対して、60℃/90%RHで2~4倍、40℃/95%RHで10倍以上長かった。

(2) ウィスカ最大長とウィスカ発生率との関係はほぼ正の 相関を有しており、合金種が同じであれば、ウィスカが長い ものは発生率も高いことがわかった.

(3) ディップ工法における腐食率とウィスカの最大長との 関係はほぼ比例しており,はんだの腐食がウィスカの発生・ 成長に寄与していることが裏付けられた.すなわち,はんだ の腐食状態を調べることによって,ウィスカの発生時期など がある程度予測可能といえる.ただし,はんだ合金やフラッ クス材料及びはんだ付状態などによって相関関係を検討する 必要がある.

(4) はんだ付工法による違いとして, ①導体ショルダー部 の銅食われによる銅箔の露出, ②フラックス残渣量の大きな 差, が認められた. これらの違いにより, 腐食の進み方, 内 部応力の方向, 大きさなどに差を生じ, 結果としてウィスカ の発生開始時間や長さに影響を与えるものと考えられる.

文 献

- Y. Hirano, T. Nakamoto, S. Matsunaga, K. Ueno and T. Hayashi: 11th Symposium on Microjoining and Assembly Technology in Electronics, (Yokohama, 2005) pp. 363–366.
- Y. Ohno, N. Kuwano, K. Inokuchi, S. Hirano and M. Ueshima: 14th Symposium on Microjoining and Assembly Technology in Electronics, (Yokohama, 2008) pp.155–160.
- P. Su, J. Howell and S, Chopin: IEEE Trans. Electronics Packaging Manufacturing 29 (2006) 246–251.
- A. Nishimura: Journal of Japan Institute of Electronic Packaging 11 (2008) 348–354.
- 5) M. Yoshino, M. Sanji and S. Iguro: Denso Technical Review 12 (2007) 110–118.
- Y. Hayashida, Y. Takahashi, T. Ohno and I. Shoji: J. Japan Inst. Metals 70 (2006) 220–225.
- A. Inamoto, H. Noguchi, H. Miki and N. Kamada: 13th Symposium on Microjoining and Assembly Technology in Electronics, (Yokohama, 2007) pp. 249–254.
- JEITA Standards, ET-7410, Whisker test methods on components for use in electrical and electronic equipment, (2005) p. 3.
- 9) K. Suganuma: JEITA Symposium of Lead-free Solder Activity Result, (Osaka, 2009) pp. 1–11.
- 10) Japanese Industrial Standards, JIS Z3197, Testing methods for soldering fluxes, (1999).